PATENT ABSTRACTS OF JAPAN

(11)Publication number:

58-192154

(43) Date of publication of application: 09.11.1983

(51)Int.Cl.

G06F 13/00

G11C 7/00

(21)Application number: 57-075376

(22)Date of filing:

07.05.1982

(71)Applicant : CASIO COMPUT CO LTD


(72)Inventor: FUJISAWA HIDETAKA

(54) MEMORY DEVICE HAVING AUTOMATIC DATA PROCESSING FUNCTION

(57)Abstract:

PURPOSE: To attain the parallel processing together with a CPU, by decoding an instruction code transmitted from the CPU, designating the address of a memory device sequentially, and eliminating increment of the number of connecting lines with the CPU even if the storage capacity is increased.

CONSTITUTION: An instruction code among data D1WD4 transmitted from the CPU is decoded at a decoder 6b, transmitted to a timing generating circuit 6a, and control instructions O1WO7 are outputted. An address of an RAM20 is designated accoding to the control instructions O1WO7. Thus, even if the capacity of the RAM20 is increased, the number of bus lines connected to the CPU is not increased. Further, the movement of data in the RAM20 and the search of data are processed automatically independently of the CPU. Then, the CPU performs other processings in parallel.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

19 日本 由特 許 庁(JP)

00 特許出 00 公告

四特 許 公 報(B2) $\Psi 4 - 49142$

Dint. Cl. *

急別記号

2020公告 平成4年(1992)8月10日

G 08 F

550 500 A

発明の数 1 (全7頁)

❷発明の名称

自動データ処理機能を有するメモリ装置

丰村 平3-13013

(1) 頭 昭67-75376 ❷公 開 昭58-192154

项 昭57(1982)5月7日 包出

❷昭58(1983)11月9日

砂発明 者 沢

東京都四多摩郡羽村町栄町3丁目2番1号 カシオ計算機

株式会社羽村技術センター内

カシオ計算機株式会社 の出 頭 人

東京都新宿区西新宿2丁目6番1号

四代 理 人 弁理士 杉村 次郎

客判の合議体 客判長 松尾 浩太郎 客判官 中村 用基 特別 昭53-26542 (JP, A) 特弱 昭50—154033 (JP, A) 89多考文献

1

の特許請求の範囲

1 中央処理装置(CPU)とバスラインを介し て電気的に接続される複数のメモリ数配であっ て、この個々のメモリ装置は、

上記CPUからパスラインを介して送出される 個体コード、サーチ命令コード、第1、第2のア ドレスデータ、及びサーチデータを含む制御命令 を取込む手段と、

この取込み手段により取込まれた制御命令の中 の個体コードが、上記記憶手段に記憶されている 個体コードと一致するか否か利定する手段と、

上記取込み手段により取込まれたサーチテータ

上配判定手段が一致を判定したときに、上記取 込み手段により取込まれた劉御命令のサーチ命令 コードに従つて、第1、第2のアドレスデータが ータを順に読出し、上記比較手段に与えデータサ ーナを実行するサーチ手段と、

上記判定手段が不一致を判定したときに、デー タサーチを実行させない制御手段とを 具備したことを特徴とする自動データ処理機能を 25 有するメモリ弦燈。

2

発明の詳細な説明

この発明は、電子機器を制御するCPU(中央処 双装置とパスラインを介して電気的に接続され、 前記CPUから制御命令により内部処理を実行す メモリ狡匱自身の関体コードを記憶する手段 5 る自動データ処理機能を有するメモリ狡難に関す る。

従来、たとえばプログラム付小型式電子計算機 においてCPUにパスラインを介して接続される メモリ袋匠、例えばRAM(ランダム・アクセ 10 ス・メモリ)は、CPUによつて直接アドレス制 脚されている。 すなわち、CPUからデータ信号、 読み出し/春を込み信号、チップ・イネーブル信 号、アドレス指定信号などが夫々のバスラインを 介して送出され、これら信号に従ってRAMと と当該メモリ装置の記憶データとを比較する手段 15 CPUとの間においてデータの授受が行なわれて いる。このため、RAMのアドレスを指定するア ドレスラインは前記CPUから全て接続されてい る。そこで、RAMの容量が増加すると前記アド レスラインも増加させる必要があり、ライン数が 示す範囲について当該メモリ装置に配憶されたデ 20 増えるという欠点があつた。また、RAM内のデ ータをサーチする場合やシフトする場合は、 CPUが他の処理を行うことができず、その分だ け計算機の処理速度が低下するという欠点があっ

> この発明は前記事情に基づいてなされだもの で、その目的とするところは、CPUから送られ

3

たサーチ命令に対して、メモリ装置自身がデータ サーチを契行し、CPUとの並列処理が可能な自 助データ処理機能を有するメモリ装置を提供する ことである。

以下、この発明の一実施例につき第1図ないし 第4図に基づいて説明する。 第1図はこの発明の メモリ装置が接続された小型式電子計算機の標路 システム構成図を示し、図中、符号1はCPUで、 このCPUから出力されたサンプリング信号に従 作に応じたキー入力信号がCPU1に入力される。 また、CPU1は表示データを送出し、同データ は窓示弦量 3 において表示される。また、CPU 1はメモリ装置として第1のRAM4および第2 のRAM 5 セパスラインBLを介して接続してい 15 タイミングでランチし、同データをデータコンパ る。そして、CPU 1 からは第 1 のRAM 4 および 第2のRAM5に夫々所定周期のクロツクパルス φ₁, φ₂、チップ・イネーブル信号CE、オペレー ション信号OPを失々出力する。また、CPU1は 第1のRAM4および第2のRAM5との間にお 20 ンの指定、リセット、および前記データDi~Di いて4ピットのデークDi~Diの転送を行い、第 1のRAM4および鮮2のRAM5からはインタ ップト付号INTが入力される。

第2図は第1のRAM4および第2のRAM5 の詳細を示す回路構成圏である。図中符号 8 は制 25 御回路であり、ここにはCPU 1 から送出される。 クロックパルスゆい ゆい チップ・イネーブル信 号CE、オペレーション信号OPが夫々入力され る。前記制御回路8にはラツチ6ェ、デコーダ6 b及びタイミン信号発生回路&cが備えられ、前 30 4ピットごとにパスラインゲート7を介して 記データDi~Diのうち命令コートはパスライン ゲート7を介してラツチ8aに答き込まれる。そ して、ラッチ62の命令コードはデコーダ66に よつてデコードされ、この出力はタイミング発生 回路6cに送出される。タイミング発生回路8c 35 ドレスデータとラッチ11の内容との加減算結果 はデコーダ6 bからのデコード出力と、前記クロ ツクパルス4, ぬに基づいてタイミング信号 φA, φB, φC、R/W信号、信号CK₁・CK₂、 および制御命令の~のを作成して送出する。前記 パスラインイゲート7は前記制御命令07によつ 40 ラプトコントローラ21からの個号が"0"の場 て明閉制御され、この開成状態ではデータDi~ D.を迅過し、同データは制御回路 5 に入力され るほか、第1アドレスカウンタ8、第2のアドレ スカウンタ9、ラツチ10,11,12、「/〇

コントロータ13に夫々入力される。前記ラッチ 10は入力されるデータDi~DiのうちDEVICE NOを示すデータを前記タイミング信号&Cのタミ ングで書き込み、同ダータをデバイスコンパレー 5 ター4へ送出する。デバイスコンパレーター4は デバイス設定部15から供給される設定DEVICE NOと、ラッチ18から入力される前記DEVICE NOとを比較し、この比較結果が一致している場 合は一致信号を制御回路 6 へ出力する。前配デバ って中ーポード2の操作中ーが選択され、キー操 10 イス股定部15は嫡子V₁~Veからなり、たとえ ば第1のRAM4のDEVICE NOを4ピットのデ ータとして設定するものである。また、前記ラツ チ1 1は入力されるデータD:~D:のうちサーチ データやシフト桁データをタイミング信号∮Aの

レータ16および加減第回路17に出力する。

前紀第1アドレスカウンタ8、第2アドレスカ ウンタ目は夫々12ピットの容量を有し、夫々対 応して前記制御命令O., O.によつてアップ・ダウ のうちアドレスデータの読み込みなどが制御さ れ、また夫々対応して信号CKi,CKiの計数を行 い、これら係数されたアドレスデータは前配加減 算回路17に入力されるほか、アドレスコンパレ ータ18およびMAR回路(メモリ・アドレス・ リコール回路)19へ送出される。このMAR回 路19は前記師御命令のに従つて入力され第1ア ドレスカウンタ8および第2アドレスカウンタ9 のアドレスデータのうち一方のアドレスデータを CPU1へ送出する。また、前配加減弊回路17 は前記制御命令のによって制御され、第1アドレ スカウンタ8あるいは第2アドレスカウンタ9か ら送出されるアドレスデータ、あるいはこれらア をアドレスデータとしてRAM20に送出するほ か、前記加減算回路17から出力されるアドレス データADはアドレスコンパレータ18にも出力 される。このアドレスコンパレータ18はインタ 合は、第1アドレスカウンタ8のアドレスデータ と第2アドレスカウンタ9のアドレスデータの比 較を、また前記信号が "1" の場合は第1アドレ スカウンタ8のアドレスデータと加減算回路17

5

からのアドレスデークADとの比較を行い、夫々 一致した場合は一致信号をインタラプトコントロ ーラ21へ出力する。また、前記ラッチ12には I/Oコントローラ13を介してRAM20から 読み出されたゲータがタイミング信号#Bのタイ ミングでラッチされ、このデータがデータコンパ レータ18へ送出される。データコンパレータ1 8はラッチ11の内容とラッチ12の内容とを比 蚊し、比較結果が一致した場合は一致信号をイン タラプトコントローラ21へ出力する。インタラ 20 ついて説明する。いま、第4図に示すように プトコントローラ21は前配制御命令のにより制 御されて前記"0"、"1"信号を出力し、また一 致信号が入力された際にCPU1および制御回路 Bに対してインタラプト信号INTを出力する。 ツトのラツチが備えられており、前記制御命令0。 に従ってRAM20から読み出されたデータをラ ッチして再びRAM20へと送出したり、あるい はラッチしたデータをパスラインゲート7へ出力 20の内容をクリアする回路も備えられている。 前記RAM20はR~W信号によって読み出し、 あるいは昔き込み状態に指定され、入力されるア ドレスデータに対応する前記領域に対してデータ の読み出し、巻き込みが行なわれる。

第3回はCPU1から4ピットのデータDi~Da として第1のRAM4および第2のRAM5に送 られてくる命令形式の例を示したものである。第 3図Aは全体が1桁4ピットずつ桁X。~X.の5 あるいは第2のRAM5のいずれかを指定する DEVICE NOゲータが、また桁X」には命令の種 類を示すオペレーションコードOPEが、また桁 X.~X.にはRAM20のアドレスデータを指定す RAM20の2つのアドレスによつて夫々指定さ れる 2つの先頭アドレスから記憶領域内のデータ を順次に読み出す命令(binary命令と称す)を実 行させる場合には第3図Bに示すように第3図A 2回にわたつて順次出力される。また、RAM 2 Bの推定されたアドレスを所定桁分桁上げあるい は桁下げさせるSift命令を実行させる場合、ある いはあるデータをRAM20内のアドレス1から

アドレス2の範囲内でサーチし、対応するデータ を読み出すSearch命令を実行させる場合には、 第3図Cに示すように第3図Bと同一形式の5桁 分の桁X。~X。のゲータD」~D。が2回出力される ほか、さらに桁X1, X2, X3分のデータとしてシ フトされる桁数、あるいはサーチされるデータが 原次出力される。

6

次に、この発明の動作につき、まず、第1の RAM4に対してREAD命令を契行させる場合に CPU 1 からはクロックパルスが、 れが出力され 続けているとする。このとき、信号如立下がり のタイミングでオペレーション信号OPとチツ プ・イネープル信号CEが夫々CPU 1 か出力さ また、前記 I / Oコントローラ13は内部に4ピ 15 れ、この結果第1のRAM4および第2のRAM 5が命令コードの読み込みを開始する(命令読み 込みサイクル) 次にクロックパルスをの立下が りのタイミングで第3図Aに示す形式でまず、第 1のRAM4を指定するDEVICE NOを示す し、さらにオール"0" データを作成してRAM 20「1100」のデータDi~DiがCPU i から出力され る。一方、制御回路6は前記オペレーション信号 OPとチップ・イネーブル信号CEが両方入力され ると創御命令Orを出力し、この結果、パスライ ンゲート7が関成される。このため、前紀 -25 DEVICE NOのデータはパスラインゲート 7 を 介し、タミング信号&Cのタイミングでラツチ1 0に各き込まれる。 デパイスコンパレータ14は デバイス設定部15からあらかじめ設定された第 1のRAM4のデバイスNOデータ「1100」が入 桁分からなり、このうち桁X。には第1のRAM4 30 力されており、このデータとラッチ18の内容と を比較し、一致している場合は一致信号を制御回 路6へ出力する。この一致信号が出力されると、 副御国路 6 は前記X。のDEVICE NOデータに統 いてCPU1から出力されたREAD命令を示すXi るRAM ADDRESSが央々送出される。また、35 オペレーションコードOPE 0000」をラッチ6m に書き込む。このラッチ8aに書き込まれたオペ レーションコードOPEはデコーダ 6 bによりデ コードされ、ここでREAD命令が解説されて READ処理が開始される。すなわち、制御回路 と同一形状の5桁分のデータDi~DiがCPU1から 40・6 から制御命令Oiが出力され、前記Xiのオペレ ーションコードOPEに続けてCPU 1 から膜次出 力されるX.、X., X.のRAM ADDRESSが第1 アドレスカウンタ8に順次セツトされる。このよ うにして前記X。~X」の命令コードは第1のRAM

4にセットされ、このセツト後、CPU1から出 力され続けていたオペレーション信号OP、チツ ブ・イネープル信号OEの出力がクロックパルス O。のタイミングで停止する。次に、CPU 1 から プ・イネーブル信号CEが出力されるとデータ処 **潮サイクルとなり、制御回路8はラツチ6aに沓** き込まれたオペレーションコードOPEに従つて RAM20のREAD動作を開始する。すなわち、 ADDRESSの内容により加減貸回路7を介して RAM2 Bの先頭のアドレスが指定され、さらに RAM20に入力されるR/W信号が "0" にな りREAD状態に指定される。すると、RAM20 出され、I/Oコントローラ13、パスラインゲ ートフを夫々介してCPUiへと送出される。次 に、制御回路 B から信号CK が出力され、この信 号CK、により答】アドレスカウンタ8がカウント 20の次アドレスが指定され、次のRAM DATAが終み出される。

関様に、信号CK₁出力の都度、第1アドレスカ ウンタ8の内容がインクリメントされ CPU 1 からチップ・イネーブル信号CEの出力が 停止すると、信号CK1出力も停止し、READ動作 も終了する。

次に、前述した第3図Bのbinary命令がCPU この場合、まず、最初の桁X。~X。のDEVICE NO、OPE、RAM ADDRESS 1 の各データがパ スラインゲート7を介して入力され、このうち DEVICE NOはラッチ10に入力され、OPEは binary命令であることがデコードされる。また、 入力されたRAM ADDRESS 1、例えば「50」 は第1アドレスカウンタ8にセットされる。同様 に、2回目にCPU1から出力されたOPERAM ツチ6a、第2アドレスカウンタ8ヘセツトされ る。そして、第2アドレスカウンタ8は割御命令 Ox、信号CK*に従ってアドレス「100」から+1 ずつインクリメントされ、これと同時に第1アド 8

レスカウンタ B は胡御命令O」、信号CK」に従つ てアドレス「50」からー1ずつインクリメントさ れる。 なお、アドレスを+1するかー1するかは オペレーションコードOPE1、OPE2の内容に オペレーションは号OPが停止した状態でチツ 5 より定められる。そして制御回路6はCPU 1か ら出力されるチップ・イネーブル信号CEが "0" から"1"となつたとき第1アドレスカウンタ8 の内容によりRAM20をアドレス指定し、チッ プ・イネープル個母CEが再び "0" から "1" 第1アドレスカウンタ8にセットされたRAM 10 になつたとき第2アドレスカウンタ8の内容によ りRAM20をアドレス指定する。そして、 RAM20から絞み出されるデータは I/Oコン トローラ13、パスラインゲート7を介して CPU1に送出される。CPU1はチップ・イネー の指定されたアドレス内のRAM DATAが読み 15 ブル信号CEを交互に"0"あるいは"1"にし て第1アドレスカウンタ8あるいは第2アドレス カウンタ8により指定されるアドレスのデータを 銃み出す。

次に、前述した第3図CのSeach命令がCPU 1 アップされ、このアドレスデータによってRAM 20 から出力される場合の動作について説明する。こ の場合、CPU 1 から出力されるX。~X。の各デー タのうちOPE 1、OPE 2 は夫々ラッチ 6 a に各 き込まれ、RAM ADDRESS 1、例えば「50」 は第1アドレスカウンタ8へ、RAM RAMDATAの読み出しが行なわれる。そして、25 ADDRESS 2、例えば「100」は第2アドレスカ ウンタ8へ夫々セットイされ、さらにSeach DATA、例えば「AAA」はラッチ11に書き込 まれる。そして、第1アドレスカウンタ目はその カウント内容を十1ずつインクリメントし、この 1から出力された場合の動作について説明する。30 都度、RAM20の対応するアドレスのRAM DATAが読み出され、I/Oコントローラ13 を介してラツチ12に咎き込まれる。そして、こ のラッチ12の内容とラッチ11の内容とはデー タコンパレータ 1 日において比較され、この比較 ラッチ6aに書き込まれ、制御回路6において 35 結果が不一致の場合は、第1のアドレスカウンタ 8が+1されて再びラツチ12にラッチされた RAM DATAと比較される。前記比較結果が一 致している場合には一致信号がインタラブトコン トローラ21に対して出力され、インクラプトコ ADDRESS 2、例えば「100」は央々対応してラ 40 ントローラ 2 1 からSeach動作の終了を示すイン タラブト信号INTがCPU 1 および制御回路 6 に 出力される。これと同時に、サーチされたRAM DATA「AAA」のアドレスを示す第1アドレス カウンタ8の内容がMAR回路18、パスライン

ゲート7を介してCPU1へ送出される。なお、 第2アドレスカウンタ9の内容と第1のアドレス データ8の内容はアドレスコンパレータ18にお いて比較され、RAM 2 0 にRAM DATA 「AAA」がサーチされず、第1アドレスカウンタ 5 8の内容が「100」になつた場合も一致信号がイ ンタラプトコントローラ21に出力され、この粒 果、前記インタラブト信号INTが送出される。

なお、前記実施例においては小型式電子計算機 の内部に固定的に第1のRAM 4 および第2の 10 できるのでCPUは他の処理を並列して行うこと RAM 5 を設けた構成としたが、これに限らず、 第1のRAM4および第2のRAM5をカセット 式に密脱臼在にCPU1と接続するように構成し ても良い。また、前記突施例はメモリとして RAMを用いたが、これに限らず、例えばROM 25 ステム構成図、第2図は第1のRAMおよび第2 (リード・オン・メモリ) を用いてもよい。また、 この発明は小型式電子計算機に限らず他の電子機 器に適用可能である。

以上税男したようにこの発明によれば、CPU は l つのメモリ装置を指定する固体コード、サー 20 のRAM、 6 ------制御回路、 8 ------第 l アドレス チ命令コード、第1、第2のアドレスデータ及び サーチデータを含む創御命令を送出し、メモリ技

10

置は受け取った固体コードが自身のコードと一致 するかを判定して、一致した場合、サーチ命令コ ードにより、第1、第2のアドレスデータが示す 範囲で記憶データを順に読出し、受け取つたサー チデータと一致するか比較してデータサーチを災 行するようにしたから、取扱うデータ量が多くな り、メモリ装置を複数用いるような場合でも、 CPUは制御命令を出力した後は各メモリ装置に 特定範囲内でデータのサーチ処理を任せることが ができ、システム全体の処理速度が遅くなるとい う利点がある。

図面の簡単な説明

第1図はこの発明の一実施例を使用した概略シ のRAMの詳細を示す回路構成図、第3図A。 B。Cは命令形式を示す図、第4図は動作を説明 するためのタイムチャートである。

1------ CPU、4------ 第1のRAM、5------ 第2 カウンタ、8……你2アドレスカウンタ、17… ···加坡算回路、20------RAM。

第4図

